1.システムデザイン・フロー基盤技術の研究開発
システム機能を半導体チップに集積したSoC（System-on-Chip）開発の重要性は以前にも増して高まっており、SoCが搭載するSW・HWの大規模化・複雑化に伴って肥大化する開発コストと開発時間の削減が大きな課題となっています。
この課題に対して、近年ではIP（Intellectual Property、サードパーティ等で開発された回路部品）を多数搭載するSoC構成が普及し、さらにSystemCと高位合成技術を組み合わせた抽象度の高いESL（Electronic System Level）開発手法の整備が進んでいますが、SoC統合設計では抽象度の低いRTL（Register Transfer Level）設計工数を排除できないことが大きな足かせになっています。
一方で、東工大で開発されたC2RTL技術※C2RTL参照は、プロセッサやメモリサブシステム等の複雑なIPの回路構造をSW記述（C/C++）で容易に設計することを可能とします。このC2RTL技術を従来のESL開発手法に導入することにより、SoC設計生産性の飛躍的向上を目指します。
①SW言語によるSoC設計検証メソドロジー
SystemCと高位合成ツールで構築する現在のESL開発手法にC2RTL技術を導入することにより、「統一的なSW記述によるSoC統合設計環境」を構築し、さらに、ESL環境で必要となるESL適合IP動作モデル化作業を容易にします。このことにより、SoC全体の開発容易性やシステムシミュレーション高速化により、設計生産性向上に大きく貢献します。
②カスタムプロセッサ設計メソドロジー
C2RTL技術によって、プロセッサ設計、HWアクセラレータ設計、拡張命令がすべて同じSW記述で可能となることから、限られた経験者でしかできなかったカスタムプロセッサ開発が、幅広いSW技術者によって可能になります。さらに、C2RTLをベースとした高速シミュレーションモデル自動生成技術を新たに開発することにより、プロセッサ設計検証時間を大幅に短縮し、システムレベルシミュレーションの速度や精度の向上を目指します。また、カスタムプロセッサ用プログラミング環境を、C2RTLのコードベースであるLLVM上で開発することで、柔軟で拡張性の高い多言語プログラム開発環境の整備を進めます。
③IP開発メソドロジーとIP流通基盤整備
C2RTL技術によるSW記述ベースのIP開発メソドロジーを確立することで、様々なSoC設計工程に適合した柔軟なIPモデル生成（ESL・RTL）や検証環境構築（テストAPI、ドキュメント生成）の基盤整備を進めます。また、SW記述ベースのIP流通基盤を整備することで、品質管理・保守体制を厳格にした「クローズドIP流通モデル」と、オープンソースコミュニティによって開発・保守される「オープンIP流通モデル」の２つのIP流通モデルの実現を目指します。
東工大で開発されたC2RTL技術は、任意のHW回路構造をSW記述（C/C++言語）によって直接表現する記述形式と、この記述形式からRTL記述のHW構造を自動的に合成する技術です。
C2RTL 技術の大きな特徴は、SoCに搭載されるあらゆる回路部品（信号処理系、ステートマシン・制御系、プロセッサ、メモリサブシステム、バスサブシステム、IOインターフェース等）の機能や構造を標準的なC/C++記述で表現できることであり、SystemCのようなHW記述用の標準クラスライブラリを必要としません。
C2RTL技術は、高位合成技術とは全く異なるアプローチを取っているため、互いに相補的な関係にあります。例えば、個別機能部品の設計に高位合成技術を使い、高位合成が不得意とされる制御系回路やSoC全体のインテグレーションにC2RTL技術を使うことも可能です。
また、高速・高並列処理を実現するために詳細なHW構造を設計者が記述したい場合（プロセッサアーキテクチャ、メモリサブシステム、高速IO）などもC2RTL技術は非常に有用です。このようなC2RTLの特徴を活かし、サードパーティが提供する商用IPの記述形式としてC2RTLを用いることにより、容易にSystemCモデルを生成することが可能となり、ESL開発モデルの大変効果的な技術になると考えています。
2.システムアーキテクチャ基盤技術の研究開発
C2RTL技術の活用方法として、前項の「システムデザイン・フロー基盤技術」をさらに突き進め、これまでのSW・HW基盤の枠を取り外した、より自由度の高い斬新なSoCアーキテクチャを開拓していきます。現在のSoCには、非常に多くのIOが搭載されており、多数のIO処理に起因するシステム性能の低下を招きます。また、システムに対する様々な外的脅威（情報漏洩、遠隔操作、傍聴等）もすべてIOを経由します。そこで、SoC内に存在する多数のIOデバイスをすべて高機能カスタムプロセッサ群（IOプロセッサ群）に置き換え、システム性能の大幅向上と低消費電力化を図るとともに、信頼性向上・セキュリティ向上のための機構を搭載した「機能分散型セキュアマルチコアSoC」のアーキテクチャの研究開発を進めます。
① IOプロセッサ基盤
SoCに搭載される様々なIO処理を専用に実行する下記のIOプロセッサ群の開発を進めていきます。
- ネットワークIO：有線・無線プロトコル、SSL、トラフィック監視、パケット検査
- SDRAM-IO：SDRAM制御, メモリ管理, ガベージコレクション
- ファイルシステムIO：ファイルキャッシュ、暗号処理、マルウェア検知、データベース検索、秘密情報（パスワード・鍵）管理
- オーディオIO：音声分析、音声合成、音声コーデック
- カメラIO：動画コーデック、画像認識
- ディスプレイIO：フレームバッファ、グラフィックス
- タッチパネルIO：ジェスチャー認識
- 加速度センサIO：傾き・姿勢計算、移動距離予測、衝撃検知
- GPS-IO：衛生捕捉、測位計算
② IOプロセッサ機能連携基盤：
IOプロセッサ群の直接的な機能連携機構により、複雑なアプリケーションの新たなSW・HW統合化実装基盤を構築します。
- 加速度センサIO＋ディスプレイIO ＝ VR（Virtual Reality）
- カメラIO＋ディスプレイIO ＝ AR（Augumented Reality）
- オーディオIO＋ファイルシステムIO ＝音声認識
- ネットワークIO＋ファイルシステムIO ＝ネットワーク監視
③ 機能分散セキュリティ基盤：
IOプロセッサ群によるシステム機能分散の特徴から、セキュリティ上の機能分離・障害隔離を実現したSW・HW協調によるセキュリティ基盤を研究開発します。
- IOプロセッサ間セキュア通信基盤（暗号、相互認証）
- CPU相互監視機構（故障診断、外的脅威検知・遮断）
3.次世代情報基盤技術の研究開発
前項のシステムデザイン・フロー基盤とシステムアーキテクチャ基盤を活用し、これから重要となる次世代情報基盤技術の構築を進めていきます。
① IoT (Internet-of-Things)とビッグデータ解析
今後目覚しい発展を期待されているIoTの本格的な展開のために、IoTデバイスの性能向上やセキュリティ対策、ビッグデータ解析の負荷分散とHW技術を積極的に活用した解析処理の高速化手法について取り組んでいきます。
- IoTデバイスの高機能化：センシング対象の信号特性に最適な信号処理・知覚処理・圧縮処理方式の構築と最適SW・HW実装
- IoTデバイスのセキュア化：様々な外的脅威から防御するためのデバイス認証や暗号化の最適SW・HW実装
- エッジコンピューティング：IoTデバイスを多数束ねたIoTゲートウェイにおける、IoTデバイス供給データの集約・分析・整理・特徴量抽出・関連付け等の知的情報圧縮処理の最適SW・HW実装
- ビッグデータ分析のHWアクセラレーション：コンテンツに応じた統計処理、分類、検索、関連付け等の分析処理のデザインとHW技術（FPGA、SoC）による高速化・省電力化
② 人工知能・ディープラーニング
画像認識や音声認識の分野で大きな潮流となっているディープラーニングに、新たなSW・HW実装技術を導入することで、その応用範囲や機能の拡充可能性を開拓します。
- ディープラーニング学習処理基盤：学習対象・目的の（自律的）動的再構成機構、学習処理（バックプロパゲーション）のHWアクセラレーションによる機械学習開発環境の充実化
- ディープラーニング認識処理（クラシフィケーション）の最適化とSW・HW自動生成（IoTデバイス・IoTゲートウェイ・クラウドへのアプリ配信基盤）
③ 高度自律システム（自動運転・ロボット）
画像認識や様々なセンシング技術を駆使した衝突防止機能、ITS連携ナビゲーション機能、車両自動制御機能等の高度に複雑化な機能群の集積と機能安全・高信頼・耐故障性の実現のための新たなSW・HW統合化実装基盤の構築を進めていきます。
- 衝突防止機能：物体検知センサー（カメラ・レーダー）・信号処理系・センサー情報統合処理・衝突予測分析・衝突回避判断のためのSW・HW統合化実装
- ITS連携ナビゲーション機能：位置・方位計測（GPS、加速度、走行データ）、ナビゲーション（地図データ、ルート探索）、ITS連携（交通情報生成・取得）等のSW・HW統合化実装
- 車両自動制御：加速・操舵・制動、衝突防止システム連携、ナビゲーションシステム連携等のSW・HW統合化実装
- 機能安全機構：システム動作履歴記録技術（CPU動作履歴、センターデータ履歴）と動的システム監視技術によるシステム異常時の原因解析・障害隔離・フェールセーフ機構発動
④ 次世代ネットワーク（5G、ミリ波通信）
現行のネットワークから大容量化、高速化、超多数同時接続、低遅延化、低コスト・省電力化を目標性能とする5Gネットワークや、今後実用化が期待されるミリ波通信の実現には、さらに複雑で高度な無線信号処理と柔軟性の高いネットワーク制御技術の実装が求められます。これら無線ネットワーク新機能の低コスト・省電力化実現に向けたSW・HW実装基盤の整備を進めていきます。
- 高度無線信号処理：ファントムセル（制御信号・ユーザーデータ分離通信）、柔軟な信号多重化方式（フレクシブル・デュープレクス）、大規模MIMO、非直交多元接続等で必要となる大容量信号処理系実現のための最適SW・HW実装
- 5Gネットワーク制御：IoTデバイス大量収容、異種無線ネットワーク統合制御、SDN（Software Defined Network）ネットワーク仮想化、高速・大容量バックボーンネットワーク等で必要となる高速ネットワーク制御系実現のための最適SW・HW実装